BEST AVAILABLE COPY

MENU SEARCH INDEX

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11122205

(43) Date of publication of application: 30.04.1999

(51)Int.CI.

H04J 3/00 H04J 14/08 H04J 3/04 H04L 25/497

(21)Application number: 09279996

(71)Applicant:

NEC CORP

(22)Date of filing: 14.10.1997

(72)Inventor:


FUKUCHI KIYOSHI

(54) BINARY SIGNAL MULTIPLEXER PROVIDED WITH CODE CONVERSION FUNCTION AND BINARY SIGNAL DEMULTIPLEXER PROVIDED WITH CODE CONVERSION FUNCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the multiplexer that is provided with a coding function that is not limited by an operating speed of an exclusive OR circuit and accuracy and a length of a delay element by coding a signal in a stage of a low speed signal before time division multiplex in a communication system employing the duo binary modulation system.

SOLUTION: N-sets of data signals are given to 1st inputs of N-sets of exclusive OR circuits 1, and outputs of the 1st to (N-1)th exclusive OR circuits 1 are distributed to 2nd inputs of the 2nd to N-th exclusive OR circuits 1. The output of the N-th exclusive OR circuit 1 is delayed by one-bit with a 1-bit delay device 2 and the delayed signal is given to the 2nd input of the 1st exclusive OR circuit 1.



Outputs of the N-sets of the exclusive OR circuits 1 are multiplexed by a multiplexer 3 that conducts bit multiplexing.

LEGAL STATUS

[Date of request for examination]

14.10.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH

INDEX

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開香号

特開平11-122205

(43)公開日 平成11年(1999)4月30日


					(48)公開日	十四11年(1999)4月30日
(51) Int. C1.°	推別記号		FI			
H04J	3/00		H04J	3/00	A	
	14/08			3/04	. 2	
	3/04		HO4L	25/497		
H 0 4 L	25/497		H 0 4 B	9/00	D	
	多查 简求	有 請求項の	数16 O	L	(全	12頁)
(21)出版香号	特題 平 9 - 2 7 9 9 9 (6	(71)出版人	000004	237	
		1		日本電	瓦株式会社	·
(22) 出顧日	平成9年(1997)10月14日		東京都	是区芝五 丁目	7番1号	
			(72) 発明者	福知	南	
				東京都 会社内	卷区芝五丁目	7番1号 日本電気株式
	•		(74)代職人		後藤 洋介	(外1名)
•		1			•	
		,				
			-			•
				•		

(54) 【発明の名称】符号変換機能を備えた2値信号分重要置及び符号変換機能を備えた2値信号分重要位

(57)【要約】

【課題】 デュオパイナリ変調方式を用いる通信システムにおいて、時分割多重する前の低速信号の段階で行号化を行うことにより、排他整理和回路の動作速度や遅延素子の長さや特度に削限されない符号化機能を備えた多重装置の提供。

【解決手数】 N個の排他論理和回路1の第1の入力にはN個のデータ信号が入力される。第2番目から第N番目の排他論理和回路1の第2の入力にはそれぞれ第1番目から第N-1番目の前記排他論理和の出力が分岐されて入力される。第1番目の排他論理和1の第2の入力には、第N番目の排他論理和1の出力を1ビット建延器2により入力信号を1ビット分の遅延を与えた後に入力する。N個の排他論理和回路1の出力はビット多重を行う多重回路3により多重される。



【特許請求の範囲】

【請求項1】 互に等しいピットレートを有する第1及び第2の2値信号を供給される、符号変換機能を備えた2値信号多重装置であって、

1

各々が第1及び第2の入力端子手段と一つの出力端子手段とを有する第1及び第2の排他論選和団路 (34)と、

一つ多重図路(35)と、

前記2位信号の1ビット分選覧する選延器(33)とを 省し、

前記第1及び前記第2の排他論理和国路の前記第1の入力端子手段は、前記第1及び前記第2の2條信号をそれぞれ供給され、

前記第2の排他論理和回路の前記第2の入力端子乎及 は、前記第1の排他論理和回路の前記出力端子乎段に接 続され、

前記第1の排他輸送和阻路の前記第2の入力端子手段 は、前記1ビット選延器を介して前記第2の排他輸送和 回路の前記出力端子手段に接続され、

南記多量国路は、前記第1及び前記第2の排他監測和回路の前記出力増予手段に接続され、前記第1及び前記第2の排他論理和回路の出力借号をピットごとに時分割多量するものであることを特徴とする符号変換機能を備えた2億信号多重美値。

【請求項2】 前記第1及び前記第2の排他論理和回路の各々の前記第1の入力増予手段は、論理反転回路を備えたことを特徴とする請求項1に記載の符号変換機能を備えた2値信号多重装置。

【請求項3】 前記第1及び前記第2の排他強狠和回路の各々の前記第2の入力端子手段は、論理反転回路を備えたことを特徴とする請求項1に記載の符号変換機能を備えた2億信号多重換量。

【請求項4】 互に等しいピットレートを有する第1、第2、…、及び第N(Nは3以上の整数)の2値信号を供給される、符号変換機能を備えた2値信号多重接置であって、

各々が第1及び第2の入力端子手段と一つの出力端子手段とを有する第1、第2、…、及び第Nの排他論理和回路(1、53)と、

一つ多重回路(3)と、

前記2値信号の1ビット分差配する差距器 (2、50) とを有し、

前記第1、前配第2、…、及び前記第Nの排館論理和回 路の前記第1の入力端子手段は、前記第1、前配第2、

…、及び前記第Nの2食信号をそれぞれ供給され、 前記第2、…、及び前記第Nの排他論理和回路の内の第 n(nは2及びN(両方を含む)の関で可変である)の 排他論理和回路の前記第2の入力場子手段は、第(n-1)の排他論理和回路の前記出力端子手段に接続され、 前記第1の排他論理和國路の前記第2の入力端子手段 は、前記1ビット運延器を介して前記第Nの排他動理和 回路の前記出力端子手段に接続され、

2

前記多重四路は、前記第1、前記第2、…、及び前記第 Nの排他論理和四路の前記出力増于手段に接続され、前 記第1、前記第2、…、及び前記第Nの排他論理和四路 の出力信号をピットごとに時分割多重するものであることを特徴とする符号変換機能を備えた2値信号多重接 置。

【請求項5】 前記第1、前記第2、…、及び前記第N 10 の排他論理和回路の各々の前記第1の入力端子手段は、 論理反転回路を備えたことを特徴とする請求項4に記暇 の符号変換機能を備えた2値信号多重装置。

【請求項6】 前記第1、前記第2、…、及び前記第Nの排售論理和回路の各々の前記第2の入力端子手段は、 論理区転回路を備えたことを特徴とする請求項4に記載 の符号変換機能を備えた2値信号多重接便。

【請求項7】 前記第2、…、及び前記第Nの排他論理 和回路の前記第1の入力端子手段は、それぞれ入力遅延 回路(51)を備え、

6 前記算Nの排他論理和回路を除いた全ての排他論理和回路の前記出力端子手段は、それぞれ出力選延回路(52)を備え、

前記入力選延何路及び前記出力選延回路は前記排他論理 和回路の入出力間での伝搬選延を補償すべく決定された 選延量を有することを特徴とする請求項4に記載の符号 変換機能を備えた2値信号多重設置。

【請求項8】 前記選延器(50)は、前記伝搬選延を 考慮に入れて1ビット選延を与えるべく決定された選延 量を有することを特徴とする請求項7に記載の符号変換 30 機能を備えた2値信号多重装置。

【時求項9】 入力2位信号を互に等しいピットレート を有する第1及び第2の2位信号に時分割分離する一つ の分離回路(40)と、

各々が第1及び第2の入力端子手段と一つの出力端子手 段とを有する第1及び第2の排他論理和回路(34) と、

前記2値信号の1ピット分遅延する遅延器 (33) とを有し、

前記第1及び前記第2の排他論理和回路の前記第1の入 40 力端子手段は、前記第1及び前記第2の2億信号をそれ ぞれ供給され、

前記第2の排售勘理和回路の前記第2の入力増子手段 は、前記第1の排他動理和回路の前記出力増子手段に接続され、

前記第1の排他動理和回路の前記第2の入力始于手段 は、前記1ピット運送器を介して前記第2の排他動理和 回路の前記出力過子手段に整装され、

前記第1及び前記第2の排他監理和回路の前記出力端子 手段の出力信号を装包出力信号として出力することを特 50 量とする符号変換機能を備えた2億信号分離装置。

18 動域が10 プロン・ト・2 S : トト;2 S − ト − 0 O

【開求項10】 前記第1及び前記第2の排他論面和国 路の各々の前記第1の入力端子手段は、論理反転回路を 備えたことを特徴とする開求項9に記載の符号変換機能 を備えた2億信号多量設置。

【請求項11】 前記第1及び前記第2の排他論理和国路の各々の前記第2の入力端子手段は、論理反転因路を備えたことを特徴とする前求項9に記載の符号変換機能を備えた2億信号多重装置。

【翻求項12】 入力2値信号を互に等しいビットレートを有する第1、第2、…、及び第N(Nは3以上の整 10数)の2値信号に時分割分離する一つの分離同路(4、55)と、

各々が第1及び第2の入力端子手段と一つの出力端子手段とを有する第1、第2、…、及び第Nの排他論理和回路(1、53)と、

前記2値信号の1ピット分差延する選延器 (2、50) とを有し、

前記第1、前記第2、…、及び前記第Nの排他論理和關 路の前記第1の入力端子手段は、前記第1、前記第2、 …、及び前記第Nの2個信号をそれぞれ供給され、

前記第2、…、及び前記第Nの排他論理和回路の内の第n(nは2及びN(両方を含む)の関で可変である)の排他論理和回路の前記第2の入力端子手段は、第(n-1)の排他論理和回路の前記出力端子手段に接続され、前記第1の排他論理和回路の前記第2の入力端子手段は、前記1ビット遅延器を介して前記第Nの排他論理和回路の前記出力端子手段に接続され、

前記第1、前記第2、…、及び前記第Nの排他論理和回 路の前記出力端子手段の出力信号を装置出力信号として 出力することを特徴とする符号変換機能を備えた2値信 号分離製置。

【請求項13】 前配第1、前記第2、…、及び前記第 Nの排他驗理和回路の各々の前配第1の入力端子手段 は、論理反転回路を備えたことを特徴とする請求項12 に記載の符号変換機能を備えた2億信号分離接置。

【請求項14】 前記第1、前記第2、…、及び前記第Nの排他動理和函路の各4の前記第2の入力端子手及は、論理反転回路を備えたことを特徴とする請求項12に記載の符号変換機能を備えた2億信号分離装置。

【開求項15】 前記第2、…、及び前記第Nの排他論 理和回路の前記第1の入力端子手段は、それぞれ入力選 延回路(51)を備え、

前記第Nの排他論理和回路を除いた全ての排他論理和回路の前記出力端子手段は、それぞれ出力選延回路(52)を借え、

前記入力選延回路及び前記出力選延回路は前記排他論理 和回路の入出力関での伝搬選延を補償すべく決定された 遅延量を有することを特徴とする請求項12に記載の符 号変換機能を備えた2個信号分離效置。

【請求項16】 前記理延勘(50)は、前記伝搬選延 50 受信器で符号変換が必要である。

を考慮に入れて1ビット選延を与えるべく決定された選 延量を有することを特徴とする前求項15に記載の符号 変換機能を備えた2億個号分離美価。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、時分割多重を用いる通信システムに関し、特にデュオバイナリ変調および 復調のための符号化機能を備えた多重および分離装置に 関するものである。

[0002]

【従来の技術】最近、高速光ファイバ過信システムにおいて、伝送路となる光ファイバの波長分散の影響を受けにくい過信方式として、光デュオパイナリ変調と直接検波受信を組み合わせたシステムが特別平8-139681号公報に開示されている。このシステムを図7を用いて説明する。

【0003】図7において、2値の入力データ信号10は、デュオバイナリ符号化回路11で3値デュオバイナリ信号に変換される。デュオバイナリ符号化回路11で20は、まず排位論理和回路(EX-OR) 1と1ビット遅延器 (即ち、1タイムスロット遅延器) 2で構成されるプリコーダ12によって符号変換が行われ、その後もう一つの1ビット遅延器2と加算器(ADD) 13で構成される2億3億変換回路14で3億デュオバイナリ信号を生成する。

【0004】3値のデュオバイナリ信号は変調部37において第1及び第2の信号に分岐される。分岐された第1の信号は、振幅調整回路15、バイアス調整回路16を通って光変開器17の第1の端子に印加される。分岐された第2の信号は、反転開路(INV)18、もう一つの振幅調整回路15を通って光変開器17の第2の端子に印加される。光変調器17はマッハツェンダ型光強度変開器で、2つの光導波路に前記第1および第2の信号を印加してレーザダイオード(光源)19からの光を変調し、光デュオバイナリ信号を生成する。

【0005】この際、上述の2つの信号の振幅を光変調器17の半波長電圧として印加し、バイアスを調整してデュオバイナリ信号の3レベル(3値信号の"0"、3値信号の"1"、及び3値信号の"2")21、22、及び23を変調器の透過特性24に対して図8のように割りあてる。この結果、電気信号の3レベルが光の3状態に割りあてられて、変調光のスペクトルが狭窄化する。

【0006】受信器では、変関光の強度、すなわち図8の2つのレベル(検出信号の"0"及び検出信号の"1")25及び26を検出して電気信号に変換する。【0007】この伝送方式では、3値光デュオバイナリ信号を強度のみで検出するため、送受信器間で符号系列が変化する。この変化を補正するために、送信器または

/9

【0008】図9は、光デュオパイナリ送信器と直接検 波受信器を含えるシステムにおいて符号変換のためのプ リコーグ12を送信器側に配置するシステムを示したも のである。なお、以下の全ての式中の・は、式記述の使 望上、辨他論理和(EX-OR) 演算子を示すものとする。 【0009】 図9において、入力信号a(i) はプリコー

ダ12により次式に示す信号b(i)に変換される。

 $[0\ 0\ 1\ 0]\ b(i) = a(i) \cdot b(i-1)$ (1)ここで、式中のiは信号のタイムスロット看号を示して

【0011】このb(i) を2値3値変美回路14に通す‡

$$d(i) = INV [ic(i) - 1]$$

= INV
$$[|a(i) \cdot b(i-1) + b(i-1) - 1|]$$

ここで、式中の | | は絶対値演算を表す。ここで、図1 0に示す去より、

INV
$$[A+B-1] = A \cdot B$$

 $(A \cdot B) \cdot B = A$

$$d(i) = |a(i)| \cdot b(i-1) | \cdot b(i-1) = a(i)$$

また、図11のように、プリコーダ12を受信器に備え、 ても正しく存号を伝送することができる。この構成で は、入力信号 a (i) に対して出力信号 e (i) が次式で与 えられる。

[0016]

$$e(i) = d(i) - e(i-1)$$

=
$$INV [|a(i) + a(i-1) - 1|] \cdot e(i-1)$$

$$= |a(i) \cdot a(i-1)| \cdot e(i-1)$$
 (3')

ここで、A=B・CであればA・C=Bであることを用 いると、(4) 式は次式のように変換される。

[0017]

$$e(i) \cdot e(i-1) = a(i) \cdot a(i-1)$$
 (4')

(4´) 式より、e(i) とa(i) が向信号であり、正し く信号を受信できることがわかる。

【0018】ところで、高速の光ファイバ通信では、低 速信号を時分割多重して高速信号を生成してから光を用! いて伝送し、受信器において時分割分離を行って低速信 号を再生する。このようなシステムに光アュオパイナリ 方式を適用する場合、従来は図9の送信器においてデー★

$$u_k(i) = e(N \times i + k)$$

 $= d(N \times i + k) \cdot c(N \times i + k - 1)$

$$= d(N \times i+1) \cdot u_{i}(i-1), d(N \times i+k) \cdot u_{k-1}(i)$$

, N) (7)

[0023]

/9

【発明が解決しようとする課題】 デュオバイナリ変調方 式において、伝送すべき信号のピットレートが増大する と、符号化器や復号化器に用いられる排他論理和回路に 極めて高速な動作が要求される。しかし、排他論理和回 路の動作速度は現在のところ10Gb/s程度が限界で あり、これ以上高速なデータの処理は難しい。

【0024】さらに、符号化器や復号化器では1ピット

キと、次式に示すデュオバイナリ信号 c (i) に変換され **5**.

6

[0012]

$$c(i) = b(i) + b(i-1)$$

$$= a(i) \cdot b(i-1) + b(i-1)$$
 (2)

ここで、以下の全ての式中のINV []は、式記述の便 宜上、論理反転演算を表すものとする。

【0013】c(i)を光変調器と直接検波器で構成され る光伝送部30に通すと、次式に示す出力信号 d(i) が 10 得られる。

[0014]

※であるので、式(3)は次のように変換され、受信器で 正しい符号が得られることがわかる。

(3)

[0015]

★タ多重後にプリコーダ12により符号変換を行うか、ま 20 たは図11の受信器においてアブリコーダ12による符 号変換後に分離を行う。

(3')

【0019】即ち、図9のように送信器図にプリコーダ 12をおく場合、プリコーダ12の前段でN個の低速信 号 s _k (i) をピットごとに多重して次式に示す高速信号 a(i)を得る。

$$[0\ 0\ 2\ 0]\ a\ (N \times i + k) = s_k\ (i)$$
 (5)

ここで、kは低速信号識別用の添え字である。この後 に、ブリコーダ12により符号変換して次式に示す信号 b´(i) を称る。

30 [0021]

$$b'(N\times i+k) = a(N\times i+k) \cdot b'(N\times i+k-1)$$

$$= s_{k} (i) \cdot b' (N \times i + k - 1)$$
 (6)

一方、図11のように受信器側にプリコーダ12をおく 場合、信号 d(i) をプリコーダ12により符号化して信 号e(i) を生成した後に、信号e(i) に対して時分割分 離を行い、次式に示す出力低速信号 u (i) を得る。

[0022]

が用いられる。しかし、ビットレートが増大すると、遼 延時間を短くするために素子長が短くなり、さらに素子 長の精度も厳しくなるため、実現が困難になる。

 $(k=2, \cdots$

【0025】すなわち、信号符号化回路に用いる素子の 特性がシステムの伝送速度の高速化を妨げるという問題 がある。

【0026】それ位、本発明の課題は、時分割多重する 前の低速信号の段階で符号化を行うことにより、排他論 長分の差延回路が必要であるが、通常これには伝送線路 50 理和回路の動作速度や選延索子の長さや特度に制限され

ない行号化機能を備えた多重装置を提供することにある。

【0027】本発明のもう一つの課題は、時分割分離後の信号に対して符号化を行うことにより、排他論理和回路の動作速度や選延業子の長さや特度に制限されない符号化機能を備えた分離確置を提供することにある。

[0028]

【課題を解決するための手段】本ி明の第1の態様によ れば、互に等しいピットレートを有する第1及び第2の 2 値信号を供給される、符号変換機能を備えた2 値信号 多重要量であって、各4が第1及び第2の入力増子手段 と一つの出力増子手段とを有する第1及び第2の排他論 種和回路と、一つ多重回路と、前記2債信号の1ピット 分選延する選延器とを有し、前記第1及び前記第2の排 他論理和回路の前記第1の入力端子手段は、前記第1及 び前記第2の2個個号をそれぞれ供給され、前記第2の 排他論理和回路の前記第2の入力端子手段は、前記第1 の排他論理和回路の前記出力端子手段に接続され、前記 第1の排他論理和回路の前記第2の入力端子手段は、前 記1ビット遅延器を介して前記第2の排他論理和回路の 前記出力端子手段に接続され、前記多重回路は、前記第 1 及び前記第2の排他論理和回路の前記出力端子手段に 接続され、前記第1及び前記第2の排他論理和回路の出 力信号をピットごとに時分割多重するものであることを 特徴とする符号変換機能を備えた2位信号多重装置が得 られる。

【0029】本発明の第2の態様によれば、互に等しい ピットレートを省する第1、第2、…、及び第N(Nは 3以上の整数)の2値信号を供給される、行号変換機能 を備えた2億個号多重交債であって、各々が第1及び第 30 2の入力増子手段と一つの出力増子手段とを有する第 1、第2、…、及び第Nの排他論理和回路と、一つ多量 回路と、前記2億信号の1ビット分遅延する遅延器とを 有し、前記第1、前記第2、…、及び前記第Nの排他論 種和回路の前記第1の入力端子手段は、前記第1、前記 第2、…、及び前記第Nの2個個号をそれぞれ供給さ れ、前配第2、…、及び前記第Nの排他論理和回路の内 の第n(nは2及びN(両方を含む)の間で可変であ る) の排他論理和图路の前配第2の入力端子手段は、第 (n-1) の排他論理和国路の前記出力婦子手段に接続 40 され、前記第1の排他論画和回路の前記第2の入力増子 手段は、前記1ピット基延器を介して前記第Nの排他論 理和国路の前記出力請子手段に接続され、前記多重国路 は、前記第1、前記第2、…、及び前記第1の排他論理 和回路の前記出力増子手段に接続され、前記第1、前記 第2、…、及び前記集Nの排他動理和回路の出力信号を ピットごとに時分割多重するものであることを特徴とす る符号変換機能を備えた2個個号多重変置が得られる。 #

*【0030】本発明の第3の無様によれば、入力2値信 号を互に等しいピットレートを有する第1及び第2の2 値信号に時分割分離する一つの分離回路と、各々が第1 及び第2の入力端子手段と一つの出力端子手段とを有す る第1及び第2の排他動理和回路と、前記2値信号の1 ピット分差医する差距器とを有し、前記第1及び前記第 2の排他論理和回路の前記第1の入力増子手段は、前記 第1及び前配第2の2値信号をそれぞれ供給され、前記 第2の排他論理和国路の前記第2の入力場子手段は、前 記第1の排他論理和図路の首記出力端子手段に接続さ れ、前記第1の排像論理和国路の前記第2の入力端子平 段は、前記1ビット建延器を介して前記第2の排他論理 和回路の前記出力端子手段に接続され、前記第1及び前 記第2の排他論理和回路の前記山力端子手段の出力信号 を装置出力信号として出力することを特徴とする符号変 換機能を備えた2値信号分離装置が得られる。

【0031】本発明の第4の態様によれば、入力2値信 号を互に等しいピットレートを有する第1、第2、…、 及び第N(Nは3以上の整数)の2個信号に時分割分離 する一つの分離劉路と、各々が第1及び第2の入力端子 **季段と一つの出力端子手段とを有する第Ⅰ、第2、…、** 及び第Nの排他論理和国路と、前記2値信号の1ピット 分還延する選延器とを有し、前記第1、前記第2、…、 及び前記第Nの排他論理和回路の前記第1の入力増子手 段は、前記第1、前記第2、…、及び前記第Nの2値信 号をそれぞれ供給され、前記第2、…、及び前記第Nの 排他論理和回路の内の第n(nは2及びN(両方を含・・ む)の面で可変である)の排他動理和回路の前記第2の 入力端子手段は、第 (n-1) の排他論理和回路の前記 出力端子手段に接続され、前記第1の排他論理和回路の 前紀第2の入力端子手段は、前記1ビット遅延器を介し て前記第Nの排他論理和回路の前記出力端子手段に接続 され、前記第1、前記第2、…、及び前記第Nの排他論 理和回路の前記出力端子手段の出力信号を装置出力信号 として出力することを特徴とする符号変換機能を備えた 2 盤供号分配装置が得られる。

[0032]

【発明の実施の形態】次に本発明の実施例について図面 を参照して説明する。

【0033】図1は本発明の第1の実施例による符号化機能を備えた2億信号多単硬置を示している。本2億信号多重要置を示している。本2億信号多重要置は同様の参照符号で示された同様の部分を含む。本構成で得られる信号が式(6)で与えられる信号と等しいことを示す。図1において、信号s,(i)~s。(i)をN個の排他動理和国路1に供給すると、排他動理和国路1の出力信号t,(i)~t,(i)は次式で与えられる。

[0034]

 $t_1(i) = s_1(i) \cdot t_1(i-1), t_1(i) = s_1(i) \cdot t_{i-1}(i)$ (k: 2, ..., N) (8)

レレ / L '

これら t, (i) ~ t, (i) を時分側多重器 3 によって多 * [0035] 重して得られる信号b''(i) は、次式で与えられる。

$$b''(N \times i+1) = t_{1}(i)$$

$$= s_{1}(i) \cdot t_{1}(i-1)$$

$$= s_{1}(i) \cdot b''(N \times (i-1)+N)$$

$$= s_{1}(i) \cdot b''(N \times i),$$

$$b''(N \times i+k) = t_{1}(i)$$

$$= s_{1}(i) \cdot t_{1}(i)$$

$$= s_{1}(i) \cdot b''(N \times i+k-1) \quad (k=2, \dots, N)$$
(9)

(6)式と(9)式より、 $\mathbf{b^{\,\prime}}(\mathbf{i})$ と $\mathbf{b^{\,\prime\prime}}(\mathbf{i})$ が同一信 $\mathbf{10*}$ 入力信号 $\mathbf{d}(\mathbf{i})$ を時分割分離器 $\mathbf{4}$ によって時分割分離し 号となっており、本発明が正しく作用することがわか

【0036】図2に本発明の第2の実施例による符号化 機能を備えた2億倍号分離装置を示している。本2億億 号分離要置は同様の参照符号で示された同様の部分を含 む。本構成で得られる個号が従来技術で得られる式

(7) の u, (i) と等しいことを示す。図2において、 ※

$$u'_{1}(i) = v_{1}(i) \cdot u'_{k}(i-1) = d(N \times i+1) \cdot u'_{k}(i-1),$$
 $u'_{k}(i) = v_{k}(i) \cdot u'_{k-1}(i) = d(N \times i+k) \cdot u'_{k-1}(i)$ (k=2, ..., N) (11)

(7) 式と(11) 式より、u、(i) とu´ょ(i) が問 . 一個号となっており、本発明が正しく作用することがわ

【0039】図3は本発明の第3の実施例による符号化 機能を備えた2億億号多重装置を、送信器に備える伝送 選度20Gbpsの光デュオバイナリ送受信システムを 示している。2.つの10Gbps借号31はそれぞれ第 1および第2の排他輸理和回路34の第1の入力端子に 入力する。排他論理和回路34の各々には、10Gbp sの信号を処理可能なGaAsーIC(NEC社製I C、NLG4103)を用いた。第1の排他論理和国路 34の出力は分岐され、一方は2:1多重回路35の第 1の入力端子へ、もう一方は第2の排他論理和國路34 の第2の入力端子へと入力される。また、第2の排他監 理和回路34の出力も分離され、一方は2:1多重回路 35の第2の入力端子へ、もう一方は1ピット遅延裂3 3を通った後に第1の排盤動理和回路34の第2の入力。 端子へと入力される。1ピット遅延器33の遅延量は1 00p (ピコ) sである。

【0040】2:1多重同路35はこの20Gbps倌 号を、2億3億登集阿路に相当する帝域5GH2のロー パスフィルタ36によってデュオバイナリ信号に変換す る。このデュオバイナリ信号を光変調器37に入力し て、レーザダイオード38からの波長1、55ミクロン・ の光を変調する。光査調器37は、図7の光変調器37 とおなじく、ニオブ酸リテウムを用いたマッハツェング 変調器17、反転回路18、製幅調整回路15、パイプ ス調整図路16で構成し、3値信号を図8に示す光の3 状態に割り当てた。変調された光は、直接検波光受信器 39によって、光の発光時を信号 "0" 、消光時を信号 50 論理和回路34の第2の入力を反転すれば、第1の入力

 $[0\ 0\ 3\ 7]\ v_{k}(i) = d(N \times i + k)$ (10)v。(i) をN個の排傷論理和回路1に供給すると、排他 瀚瑪和回路1の出力信号u´。(i) は次式で与えられ

て得られるN個の低速信号v、(i) は次式で与えられ

[0038]

"1"として検出する。検出信号は、1:2分離回路4 0により2つの10Gbps信号41及び42に分離、

【0041】1対2のデータ分離回路40もSiGeー HBTを用いたICであり、20Gbps信号を処理す る能力を有するものである。

【0042】本実施例の構成によって光デュオバイナリ 信号を生成した結果、光送信部出力における光スペクト ル幅10GHェが得られ、光アュオパイナリ信号となっ 30 ていることが確認された。ここで、疑似ランダム符号を 用いて1:2分離四路40の出力信号41及び42の符 号誤り率をそれぞれ測定したところ、誤りなく符号伝送 が行われていることが確認された。

【0043】以上より、本発明がデュオバイナリ光伝送 用の符号化回路として正しく動作することがわかった。 ところで、以上の説明では、光検出器において発光時を "0"、消光時を"1"と検出すると限っている。これ に対して、論理制りあてを逆とした受信器を用いるとき には、排他論理和国路34の各々の第1の入力、第2の 入力、及び出力のいずれか1つを論理反転すればよい。 これを説明する。

【0044】 沈受信器の論理制りあてが発光時を

"1"、消光時を"0"である場合、検出個号41及び 42の論理が反転する。従って、排他論理和回路34の 第1の入力蝸子の前に論理反転回路を設けてあらかじめ 入力信号31及び32を反転しておけば、受信器出力で 正しい符号が得られる。

【0045】又、排他論連和演算子はINV [A]・B= A·INV [B]という特性を持つ。従って、図3の排他

> 00-1-52:14:58 (路) 新地(水) はままれる (大) は (

を反転したのと何じ効果が得られ、正しい符号が得られる。

【0046】また、排他論理和回路34の出力を反転すると、第2の入力を反転した場合の出力を反転した信号が2:1多重回路35に入力する。この結果、多重後の信号も論理反転して、2値3値変換回路に相当すると、2値3値変換回路の出力において、反転前の"0"が"2"に、反転前の"2"が"0"となり、"1"はかわらない。しかし、図8よりわかるように、"0"と"2"の入れ替わりは光検出後の符号を変えない。従って、排他論理和回路34の出力を反転することは、第2の入力を反転することと等値になり、正しい符号が得られる。

【0047】本実施例において、光受信券の検出論理を 逆転させ、さらにGaAs-ICの第2の出力が論理反 転出力であったのでそれを用いて送信券を構成して特性 を観測したところ、送受信券間での符号説りなく正しく 伝送されたことが確認された。

【0048】ところで、本発明で3つ以上の多信号を符号化多重する場合、排他輸理和回路の入出力間での信号伝搬基延のため、図1の下側に接続された排他輸運和回路1で
高理動作のタイミングがずれて正しい動作が得られなくなるおそれがある。

【0049】図4はこの伝搬運延を補償するために運延回路を加えた本発明の第4の実施例による符号変換機能を備えた多重装置を示している。この多重装置では、第2番目から第N番目までの入力信号 sk(i) に対して、排他動理和回路53に入力する前に遅延阿路51によって運延を与える。k番目の排他動理和回路53を通った後30の信号が入力されるので、(k-1) Dの遅延を与えることで信号の位相を合わせる。Dは排他動理和回路53の入力の信号が入力されるので、のM番目の排他動理和回路53の出力と第1の排他動理和回路53の第2の入力の間にある1ビット遅延器50の遅延量は(T-ND)

(Tは1タイムスロット長)とし、回路の伝養遅延を考慮して1ピット遅延を与える。さらに、第1番目から第N-1番目までの排他論理和回路53の出力にも遅延回路52を備え、k番目の遅延回路の遅延量を(N-k) Dとすることによって、N;1多重回路へのN個の信号入力の位相をそろえることができ、この結果正しくデータ多重がなされた。

【0050】図5は本発例の第5の実施例による符号変換機能を備えた分配整置を光受信器に備えた光デュオバイナリ送受信システムを示している。本実施例も図3と同様伝送速度20Gbpsの光デュオバイナリ送受信システムであるが、受信份額に符号変換機能を備えた分離整置を設ける。2つの10Gbps信号31は2:1多 銀回路35に入力され多重される。多重後の20Gbps信号を、2位3億変換回路に相当する帯域5GHzの

ローパスフィルタ36によってデュオパイナリ信号に変換した後で光変調整37に印加し、レーザダイオード38からの波長1、55ミクロンの光を変調する。変調光を、直接検波光受信器39によって発光時を"0"、消光時を"1"として検出したのち、1:2分離回路40により2つの10Gbps信号に分離、再生する。

【0051】この2つの信号を、第1および第2の排他 動理和国路34の第1の入力場子にそれぞれ入力する。 第1の排他論理和同路34の出力は分岐され、一方は第 2の排他論理和回路34の第2の入力増子へと入力され、他方は第1のデータ41として出力される。また、 第2の排他論理和回路34の出力も分岐され、一方は1 ッピト遅延費33を避った後に第1の排他論理和回路3 4の第2の入力増子へと入力され、他方は第2のデータ 42として出力される。1ビット遅延費33の遅延量は 100p(ピコ)sである。

【0052】本実施例の構成によっても、光送信部出力における光スペクトル幅10GHzの光デュオバイナリ信号を確認し、また疑似ランダム符号を用いて符号製り率を測定した結果2つの信号とも正しく伝送されたことを建認した。本実施例においても、発光時を"1"、消光時を"0"として検出する光受信器を用いる場合には、2つの排他論理和回路34の各々の第1の入力の前または第2の入力の前または出力の後のいずれか1ヵ所において論項反転を行えばよい。

【0053】関6は、本発明の第6の実施例による符号 変換機能を備えた分離装置を示している。この実施例は 3つ以上の多信号を扱う符号変換機能を有する分離装置 であり、排他動理和回路53の入力部の凝重回路51を 設けることにより排他動理和回路53での2個号の依備 あわせを、また出力部の重重回路52を設けることによ りN個の出力信号の位相そろえを行う。

【0054】1:N分離国際55により下槽に分離されたデータの第2から第N番目までのデータに対して、遅延国路51により(k-1)Dの延延を与えてから排他論理和国路53に入力する。k番目の排他論理和回路53の出力には、(N-k)Dの遅延を与える運延回路52を接続して、出力信号u_k(i)の位相を合わせる。また、N番目の排他論理和回路53の出力と第1の排他論理和回路53の第2の入力間に接続される1ビット起延器50の遅延量は(T-ND)(Tは1タイムスロット長)として1ビット遅延を与える。これによって、排他論理和回路53ので演算時の位相ずれの問題がなく、位相のそろったデータを出力する分離接近が構成された。【0055】上述の図3及び図5の実施例では、入カデータ数を2としたがこれに限るものではなく3つ以上の

データを多重分離する構成とすることができることは容

易に理解される。また、データ速度を10Gbpsとし

たが、システムの回路が動作する範囲内で速度はこれに

50 限られるものではない。

85:41;32-1 -00

t L / 6

【0056】さらに、すべての処理は電気信号で行われるとしたが、電気に限らずすべて光信号として処理する、もしくは電気光インタフェースを併用して電気信号と光信号処理の組み合わせで実現してもよい。

【0057】各回路構成素子については、実施の一例と してあげたものであり、これらに限られるものではな い。たとえば、排他動理和演算をGaAs以外の、たと えばSiを用いたIC、機械スイッチ、デジタルシグナ ルプロセッサやプログラマブルロジックデバイス、コン ピュータのCPUを用いたソフトウェア演算、さらには 10 光一光スイッチや光干渉計など光を用いた回路など、排 他論理和動作をするものであればなんでもよい。また、 遊延回路としては、通常伝送線路であるマイクロストリ ップ製路やコプレーナ線路などを用いるが、同軸線路、 尋波管、光ファイバ、光空間伝搬など、ある程度の信号 **波形を保ちつつ所定の基匹を与えられればよい。多重回** 略としてあげたSiGe-ICは一例であり、ほかにG aAsやSiを用いたIC、機械スイッチ、光合液器を 用いた光多重化器でも実現できることは容易に悪健され る。分離回路についても同様であり、2位の多重アータ を分離できればよく、権祉スイッチ、電気一光スイッチ や光一光スイッチ、光の非線形ループミラーなどを用い ることができる。・

【0058】また、本発明は光デュオバイナリ信号の伝送時に用いると限定して説明してきたが、適用範囲はこれに限定されるものではなく、復調後での符号の変化の仕方が同じであればそのまま適用できる。たとえば、デュオバイナリ信号をそのまま光の3つの強度レベルに割り当て伝送、検波したのちに、検出電気信号を中心値で折り返す非線形研処理を行って信号を再生する伝送方式 30 や、DPSK変調光を遅延検波する場合などが当てはまる。

[0059]

【発明の効果】本発明により、排他論理和回路の動作速度や遅延索子の長さや特度に制限されない符号化機能を備えた2値信号多重装置及び2値信号分離装置を実現することができた。また、排他論理和の伝搬運延時間まで考慮した遅延補償を行うことにより、安定した動作を得ることができた。

【図面の簡単な説明】

【図1】本発明の第1の実施例による符号変換機能を備 えた多重整位のプロック図である。

【図2】本発明の第2の実施例による符号変換機能を備えた分離整備のブロック図である。

【図3】本発明の第3の実施例による符号変換機能を備えた多重装置を光送信器に備えたシステムのブロック図である。

【図4】本発明の第4の実施例による符号変換機能を備

えた多重装置のプロック図である。

【図5】本発明の第5の実施例による符号変換機能を備えた分離袋盤を光受信器に備えたシステムのプロック図である。

14

【図 6】本発明の第6の実施例による符号変換機能を備えた分離装置のプロック図である。

【図7】従来の光アュオパイナリの送信器のブロック図である。

【図8】光デュオバイナリ変調の符号割りあてを説明するための図である。


【図9】送信器側に符号化器 (ブリコーダ) を備える光 デュオパイナリ伝送システムを示すプロック図である。

【図10】光デュオバイナリで用いる**論理演算を示す論**理表である。


【図11】受信器句に行号化器(ブリコーダ)を備える 光デュオバイナリ伝送システムを示すプロック図である。

【符号の説明】


- 1 排他動理和回路
- 20 2 1 ピット選延器.
 - 3 時分割多重器
 - 4 時分割分離器
 - 10 入カデータ信号
 - 11 デュオバイナリ符号化回路
 - 12 プリコーダ
 - 13 加算器
 - 14 2 包3 位变换回路
 - 15 操幅調整回路
 - 16 パイアス調整回路
- 0 17 光変調器
 - 18 反転回路
 - 1.9 レーザダイオード
 - 30 光伝送部
 - 33 1ピット蒸延器
 - 3 4 排他為理和國路
 - 35 2:1多黛回路
 - 36 ローパスフィルタ
 - 37 光変調器
 - 38 レーザダイオード
- 40 39 光受信器
 - 40 1:2分配回路
 - 50 1ピット遅延器
 - 51 (入力位相合わせ用) 湿延回路
 - 52 (出力位相合わせ用) 基延回路
 - 5 3 排他論題和回路
 - 54 N:1多重回路
 - 55 1:N分離回路









随適切が戻すすが; 82:41;32-1 -0








【図10】

【图11】



【手統補正書】

【提出日】平成9年10月14日

【手続補正1】

【補正対象各類名】明細杏

【補正対象項目名】請求項10

【補正方法】変更

【補正内容】

【請求項10】 前記第1及び前記第2の排他論理和回 路の各々の前記第1の入力端子手段は、論理反転回路を 備えたことを特徴とする請求項9に記載の符号変換機能 を備えた2値信号分離接債。 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 請求項11

【補正方法】変更

【補正内容】

【清求項11】 前記第1及び前記第2の排他論理和四路の各々の前記第2の入力増予手段は、論理反転回路を 備えたことを符載とする開求項9に記載の符号変換機能 を備えた2億信号分離装置。